コンピュータアーキテクチャ(Computer Architecture)
本科選択・必修開設時期単位数授業形態担 当
情報電子必修4年2講義守川 和夫
【授業の概要】
コンピュータアーキテクチャについて、コンピュータシステムを構成するハードウェア構造と動作の理解を中心に、論理回路を用いた具体的な設計方法を学ぶ。また、ハードウェアとソフトウェアのインタフェースを考慮したコンピュータシステムの設計技術、高速化技法について習得する。
【授業の進め方】
座学の講義を主体とするが、演算アルゴリズム、モデルコンピュータの設計、マイクロプログラミングについては演習を行うことによって理解を深める。学習シートは項目ごとに理解度の確認のために使用する。
【授業計画】 【授業項目】 【内 容】
1 回 数値の表現 コンピュータで扱う2進数値の表現について学び、10進数と16進数の変換を行う。(学習シート)
2 回 固定小数点と浮動小数点 コンピュータ内部の数値表現法として固定小数点と浮動小数点を取り上げ、その表現法を理解する。(学習シート)
3 回 算術演算アルゴリズム 四則演算アルゴリズムについて学び、乗算・除算アルゴリズムの演習を行う。
4 回 乗算回路 各種レジスタの構成法を学び、乗算アルゴリズムに基づいて乗算回路を実現する。(学習シート)
5 回 除算回路 除算アルゴリズムに基づいて除算回路を実現する。(学習シート)
6 回 加算・減算回路の高速化 加算・減算の高速化を図る手法を学び、高速演算回路の構成を理解する。
7 回 パイプライン処理 複数の演算をオーバーラップさせて高速に実行する演算パイプライン処理について学び、パイプライン演算回路の演習を行う。(学習シート)
8 回 中間試験 コンピュータ内部の数値表現法、演算アルゴリズム、演算回路について理解できているかを確認する出題である。
9 回 CPUの構造と動作 コンピュータシステムの中枢である中央処理装置(CPU)の構造と動作を理解する。
10 回 モデルコンピュータの構成 簡単なCPUのモデルコンピュータを想定し、モデルコンピュータの仕様と構成を考える。
11 回 アドレシングモード オペランドアドレスを指定する各種アドレシング方式について学ぶ。
12 回 モデルコンピュータの設計 CPUを動作させる機械語命令について説明し、機械語命令の実行ステージを理解する。(学習シート)
13 回 モデルコンピュータの設計 機械語命令の実行ステージに基づいて状態遷移図を作成する。
14 回 モデルコンピュータの設計 ワイアードロジック制御の論理回路設計法を学ぶ。(学習シート)
期末試験 モデルコンピュータの機械語命令の実行ステージ、各種アドレシングモード、ワイアードロジック制御装置の設計について理解できているかを確認する出題である。
15 回 答案返却など 試験の解答と解説を行う。
16 回 マイクロプログラム制御 制御装置をマイクロプログラム制御で構成する方法を学ぶ。
17 回 マイクロプログラミング 機械語命令の実行をマイクロプログラムによって実現する方法を学び、各命令についてマイクロプログラミングを行う。(学習シート)
18 回 パイプライン制御 命令実行の高速化を図る命令パイプライン制御について理解する。
19 回 パイプライン制御 命令パイプライン制御の問題点と対策及び解決策を学ぶ。
20 回 割込み制御と割込みのハードウェア構造 CPUの割込み制御と割込みのハードウェア構造を学ぶ。
21 回 割込み処理と多重割込み 割込み機構と割込み処理プログラムについて学び、さらに、多重割込みの概念を理解する。(学習シート)
22 回 タスク管理と多重プログラミング オペレーティングシステムの機能の一つであるタスク管理と割込みの関連を学び、割込みを利用した多重プログラミングの概念を学ぶ。(学習シート)
23 回 中間試験 マイクロプログラム制御、パイプライン制御、割込みのハードウェア機構、割込み処理プログラム、多重プログラミングの概念について理解できているかを確認する出題である。
24 回 チャネル入出力制御 チャネルの構造と機能について学び、チャネルを用いた入出力方法とチャネルの動作について理解する。
25 回 チャネルプログラムと種々のチャネル制御方式 チャネルプログラム方式による入出力を理解し、種々の接続形態を持つチャネル制御方式の動作について学ぶ。(学習シート)
26 回 階層記憶 記憶システムの基礎概念となる記憶の階層化を示し、現在のコンピュータの階層記憶の主な実現形態であるキャッシュメモリについて学ぶ。
27 回 キャッシュメモリ キャッシュメモリの構成方式、動作原理について学ぶ。(学習シート)
28 回 仮想記憶 仮想記憶システムの構成方式と特徴について学び、ページング方式の動作について理解する。
29 回 仮想記憶 セグメント方式とアドレス変換の高速化の動作について理解する。
期末試験 チャネル入出力とチャネルの動作、キャッシュメモリの構成方式と動作原理、仮想記憶システムについて理解できているかを確認する出題である。
30 回 答案返却など 試験の解答と解説を行う。
【到達目標】コンピュータシステムのハードウェア構造と動作を理解し、モデルコンピュータの設計手法を学ぶことによって各種のコンピュータを設計できるようになることを目標とする。
【徳山高専学習・教育目標】A1【JABEE基準1(1)】d-1
【評価法】学年末評価は、4回の定期試験の平均とする。
【テキスト】中川裕志「新版 電子計算機工学」朝倉書店
【関連科目】基礎コンピュータ工学(1年)、コンピュータ工学(2年)、コンピュータシステム概論(3年)、ディジタル回路(3年)